一文讀懂 Intel *封裝技術（一）

其他|other else|

2022-03-17 08:34:23 0

導讀

Intel（英特爾）是半導體行業和創新領域的**廠商，致力于推動人工智能、5G、高性能計算等技術的創新和應用突破，驅動智能互聯*。 56年前，intel創始人之一的戈登·摩爾提出了摩爾定律 (Moore's Law)，推動著集成電路產業一直發展到今天。在*封裝領域，Intel依然是技術的領導者，創造性地推出了EMIB，Foveros，Co-EMIB，ODI等*封裝和互聯技術，繼續驅動著技術不斷向前！今天，我們有機會連線Intel封裝研究與系統解決方案總監Johanna Swan院士，就*封裝技術進行深入的溝通和交流，學習*封裝*前沿的發展動態。在個人電腦領域，Intel 當之無愧是*具創造力的公司，Intel inside深入人心，從奔騰到酷睿再到i3i5i7i9，人們如數家珍，每一款產品都帶給人們全新的體驗，推動著數字*不斷向前！
異構時代已然到來，Intel是否迸發出了新的創造力，又會帶給*什么樣的新技術和產品？我們還是聽聽來自Intel的聲音~

Suny Li ~1

首先，我們想請Swan院士談一談 Intel 在*封裝技術領域的研發規劃和 *新的研究成果。

Johanna Swan ~1

好的，我首先給大家分享 Intel *封裝技術路線圖，圖中 X 軸代表功率效率， Y 軸代表互連密度，Z 軸則展示了我們的技術可擴展性。

fdb801dc5048012550f93577c4c7575e

從標準封裝，到嵌入式多芯片互聯橋EMIB，更多的芯片被包含到封裝中，凸點間距也越來越小，從100um變為55-36um。

e4b4ee9aede32516a9dec8841925ba2e

然后，到 Foveros，開始將芯片堆疊在一起，進行橫向和縱向之間的互連，凸點間距進一步降低為50-25um。

6cc647b558d1b11b850e97f0246118ed

下一步，Intel 要做小于10um的凸點間距。達到小于 10 微米的凸點間距意味著什么？這就要說到 Intel 的混合鍵合技術Hybrid Bonding。

在今年 ECTC 上 Intel 發表了一篇關于混合鍵合技術的論文，這是一種在相互堆疊的芯片之間獲得更密集互連的方法，并可實現更小的外形尺寸。下圖左邊的技術，被稱為 Foveros，凸點間距是 50 微米，每平方毫米有大約 400 個凸點。對于未來， Intel 要做的是縮減到大約 10 微米的凸點間距，并達到每平方毫米 10,000 個凸點。

80ab7a7b4f6b29d90bbe78ee672299a8

Hybrid Bonding 技術可以在芯片之間實現更多的互連，并帶來更低的電容，降低每個通道的功率，并讓我們朝著提供*好產品的方向發展。

下圖是傳統凸點焊接技術和Hybrid Bonding 混合鍵合技術的比較，混合鍵合技術需要新的制造、操作、清潔和測試方法。混合鍵合技術的優勢包括：有更高的電流負載能力，可擴展的間距小于1微米，并且具有更好的熱性能。

b6d622b967084e4bc855adc1258660a2

從圖中我們可以看出，傳統凸點焊接技術兩個芯片中間是帶焊料的銅柱，將它們附著在一起進行回流焊，然后進行底部填充膠。 Hybrid Bonding 混合鍵合技術與傳統的凸點焊接技術不同，混合鍵合技術沒有突出的凸點，特別制造的電介質表面非常光滑，實際上還會有一個略微的凹陷。在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。混合鍵合技術可以將互聯間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯密度，并獲得比底部填充膠更好的熱性能。當然，混合鍵合技術需要新的制造、清潔和測試方法。為什么更小的間距會更有吸引力？ Intel 正在轉向Chiplet的設計思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術將它們集成在一個封裝內；然后，通過Chiplet技術，更小的區塊擁有單獨的 IP，并且可以重復使用，這是一種非常優秀的技術，可根據特定客戶的獨特需求定制產品。

67f3178dd655b91b20714f9806f472c7

Chiplet 技術改變了芯片到芯片的互聯，更多的芯片間互聯需要更高的互聯密度，因此需要從傳統的凸點焊接轉向混合鍵合。

此外，我們面對另一個挑戰，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進行。現在有更多的芯片需要放置，能否在一次只放置一個芯片的基礎上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術。

Intel 正在積極與法國原子能委員會電子與信息技術實驗室 CEA-LETI 合作，研究一次能夠放置多個芯片，同時進行確定性快速放置，拾取并放置更多芯片。

b5424b542c35977ad6d67846c55d5b5e

自組裝過程中，芯片能夠將自身恢復到*低能量狀態，你只需要讓它足夠接近，到*低限度的能量狀態會自己組裝、放置到位，是一種自組裝機制。這是 Intel 與 CEA-LETI 一起進行的研究。我們已經將混合鍵合、自組裝技術添加到*封裝技術的 Roadmap 中。

42339ed4b32c89acca7ecb24476f433b

下接《一文讀懂 Intel *封裝技術（二）》

免責聲明：本文轉載自“SiP與*封裝技術”，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。

公司電話：+86-0755-83044319
傳真/FAX：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經理

QQ：332496225 丘經理

地址：深圳市龍華新區民治大道1079號展滔科技大廈C座809室

上一篇：: 一文讀懂 Intel *封裝技術（二）

久久综合精品国产二区无码丨国产成人精品s8视频丨性欧美交xxxxx免费视频丨国产性高爱潮有声视频免费丨亚洲日韩国产一区二区三区

其他

一文讀懂 Intel *封裝技術（一）